SRAM，全称静态随机存取存储器（Static Random Access Memory），存储核心由六晶体管触发器单元构成，依靠双稳态电路实现0、1两种数据状态的锁存。和DRAM需要周期性刷新来维持数据不同，SRAM只要持续供电，就可以稳定保存内部数据；一旦断电，存储的数据便会全部丢失。在芯片内部集成SRAM时，不能盲目选型，需要结合项目的时序约束、芯片面积预算、功耗指标、可靠性要求做综合权衡，下面从端口类型、阈值电压、错误校验、电源供电架构四个维度梳理设计通用原则。

1、端口类型选型
端口分为单端口、伪双端口、真双端口三类。设计实践中优先选用单端口SRAM；业务存在读写并发需求时，再考虑伪双端口SRAM。
非特殊业务场景不推荐采用真双端口SRAM，该类型存储单元的硬件开销大，会带来芯片面积膨胀，同时整体静态功耗显著上升，会抬高芯片成本与散热压力。

2、阈值电压选型
阈值电压主要分为SVT、LVT等类型。在设计中优先评估SVT、LVT器件，在满足系统时序收敛的前提之下，以此实现降低功耗的设计目标，平衡性能与功耗的矛盾。

3、错误校验方案选型
不同校验机制，在成本、纠错能力上差异明显，需要匹配实际业务可靠性等级：
奇偶校验实现成本低，逻辑简单，仅可做简单错误检测，不具备纠错能力。多用于成本敏感、可靠性要求不高的场景，例如FIFO辅助校验。
片上集成SRAM若对数据可靠性要求高，普遍采用SEC‑DED ECC方案，该机制可以完成单比特错误自动纠正，同时识别检测双比特错误，降低存储单元软错误带来的系统故障风险。

4、电源供电架构：双轨与单轨
SRAM供电架构分为dual‑rail（双电源轨）与single‑rail（单电源轨）。
dual‑rail具备VDDCORE、VDDM两组独立电源，设计要求电源压降控制在0.5mV以内。
如果直接用single‑rail架构替换dual‑rail，理论上可获得约3%的面积优化，静态功耗也有约10%的改善。但行业内实际替换案例并不多。