SRAM（静态随机存取存储器）作为一种关键的高速缓存存储器，与需要周期性刷新的DRAM不同，SRAM利用其独特的电路结构，能够在供电状态下稳定保存数据，无需刷新操作，从而提供极快的访问速度。

SRAM存储阵列由无数个基本存储单元构成，其中最常见、最成熟的设计便是六晶体管（6T）结构。SRAM结构由两部分组成：一个由四个晶体管（两片PMOS和两片NMOS）交叉耦合形成的双稳态锁存器，以及两个用于控制读写访问的NMOS晶体管。这四个晶体管构成的锁存器本质上是一个正反馈环路，能够稳定地锁存一个二进制位（0或1）；而两个访问晶体管则充当开关，负责将该内部状态连接到外部位线，以便进行读取或更新。

在实际布局中，SRAM这六个晶体管通常排列成2×2的网格形式，通过字线（WL）和互补位线（BL与BL'）进行控制。字线连接访问晶体管的栅极，决定是否选中该单元；位线则负责传输数据信号。这种精心设计的结构，使得SRAM单元能够在极小面积内实现稳定、高速的数据保持。

SRAM的操作原理
在一个6T SRAM单元上，可以执行三种核心操作：保持、读取和写入。这些操作的实现依赖于对字线和位线电压的精准控制。
保持（Hold）模式：当字线（WL）被置为低电平（通常为0V）时，两个访问晶体管关闭，将内部锁存器与外部位线隔离。此时，只要电源（Vdd）持续供电，交叉耦合的反相器就会通过正反馈维持原有状态，无论存储的是0还是1，数据都不会丢失。这也是SRAM“静态”名称的由来。

读取（Read）操作：读取前，先将两条位线（BL和BL'）预充至高电平（Vdd）。随后字线被拉高，导通访问晶体管。此时，若锁存器存储的是0，则对应的下拉NMOS晶体管会将一条位线拉低；若存储的是1，则另一条位线被拉低。连接在位线上的灵敏放大器通过检测两条位线间微小的电压差，迅速判断出存储的数据值，完成读取。

写入（Write）操作：写入时，首先将字线置高，同时根据需要写入的值，在位线对上施加相反的电压（例如BL为Vdd，BL'为0V）。更强的驱动电流会强制覆盖锁存器的原有状态，使内部节点翻转至新值。这一过程要求写入驱动电路的强度足以战胜锁存器的正反馈，从而可靠地更新数据。